Tak pokud myslíš jen routery a crypto hardware tak jo, to by v FPGA šlo lehce, ale já mám teda všechny důležitý hesla v normálním počítači...
ad bloky: No ono je to dost otázka, vývojový IDE sice ukazujou ty bloky jako identický, ale zas až tak přesný to nebude. Už jen proto, že je tam celá vrstva konfigurační paměti a její programování. Každopádně v FPGA jsou i další příliš neperiodické bloky, otázka zda bys třeba poznal upravený konečný automat na příjem nové konfigurace, který v určitém slově mění hodnotu (například během dešifrování bitstreamu).
Problém je, že proti reverznutí máš pár ochran. První je ta, že není nikde popsanej vztah bitstream-VHDL popis (nebo aspon netlist), pravděpodobně bys musel dělat brutalforce kombinace a měřit přímo na čipu (btw ten automat co přijímá v FPGA bitstream taky není moc dokumentovanej ;-D). Druhá ochrana je ta, že kdybys disasembloval výrobcovy nástroje nebo zjistil jak se programují ty propojovací matice FPGA, tak by tě ty velký výrobci pronásledovali možná až na Měsíc :-D (je přímo v EULA, že se nic takovýho nesmí dělat). BTW Placer a Router (ne syntetizátoru, ten jen lidský popis nacpe do FPGA bloků) a mechanismus zkompilování bitstreamu z výstupu routeru taky není dokumentovaný (ve smyslu: tenhle bit udělá tohle).
Jinak to platí jen pro ty největší výrobce imho, ty malý (ATMEL) by snad měly být víc OK.
Der Spiegel a Duncan Campbell upozornili v souvislosti se skandálem kolem odposlechu kancléřky Merkelové, že mnoho amerických ambasád má v nejvyšším patře zaslepená okna a stavebně to vypadá dost podobně špionážní věži GCHQ, kde byla instalována sledovací technika. Kdo to půjde omrknout?
V Událostech ČT mají politické strany seřazené podle získaných hlasů sestupně. Bohužel mezi Zelenými (3.19%) a Zemanovci (1.51%) chybí dvě strany - Piráti (2.66%) a Svobodní (2.46%). Grafika je doprovázena komentářem „Pro Úsvít hlasovalo 340 tisíc lidí, stejně, jako pro Lidovce. A na závěr ještě dvě strany, které se do sněmovny nedostaly - SZ podpořilo 160 tisíc lidí a Zemanovce jenom 75 tisíc.“ Pokud máte Flashplayer nebo vám chodí ctsream, můžete si záznam tohoto trapasu stáhnout. Pro ty ostatní je tady screenshot.
Minulý týden jsme vás informovali o backdooru v routerech D-Link a v sobotu o backdooru v routerech Tenda. Dnes vás informujeme o backdooru v routerech TP-Link. Útočník pošle HTTP požadavek, router se připojí na jeho počítač, stáhne si přes TFTP soubor a spustí ho jako root.
Britští ISP Virgin a Sky blokují přístup k webům, kde nikdy nebyl jakýkoli „závadný“ obsah. Podle všeho jde o následek špatného technického řešení, kdy byla zablokována služba sloužící k přesměrovávání domén 2. úrovně na load balancery.
Nedávno jsme informovali o backdooru v routerech D-Link. Nyní byl objeven backdoor v routerech Tenda. Na UDP portu 7329 v LAN/WLAN je po zaslání magic sekvence "w302r_mfg\0" dostupný rootshell.
Když si nastavíte user agenta na "xmlset_roodkcableoj28840ybtide" (čteno pozpátku "edit by 04882 joel backdoor") a vlezete na webovou administraci některých SOHO routerů D-Link, zjistíte, že se nemusíte přihlašovat. Ve firmwaru, který D-Link musí podle GPL zveřejnit, někdo dokonce našel konfigurační volby BACKDOOR_SIGNATURE a XMLSET_BACKDOOR_USER_AGENT (nastavenou na zmíněný useragent).
Tak pokud myslíš jen routery
Tak pokud myslíš jen routery a crypto hardware tak jo, to by v FPGA šlo lehce, ale já mám teda všechny důležitý hesla v normálním počítači...
ad bloky: No ono je to dost otázka, vývojový IDE sice ukazujou ty bloky jako identický, ale zas až tak přesný to nebude. Už jen proto, že je tam celá vrstva konfigurační paměti a její programování. Každopádně v FPGA jsou i další příliš neperiodické bloky, otázka zda bys třeba poznal upravený konečný automat na příjem nové konfigurace, který v určitém slově mění hodnotu (například během dešifrování bitstreamu).
Problém je, že proti reverznutí máš pár ochran. První je ta, že není nikde popsanej vztah bitstream-VHDL popis (nebo aspon netlist), pravděpodobně bys musel dělat brutalforce kombinace a měřit přímo na čipu (btw ten automat co přijímá v FPGA bitstream taky není moc dokumentovanej ;-D). Druhá ochrana je ta, že kdybys disasembloval výrobcovy nástroje nebo zjistil jak se programují ty propojovací matice FPGA, tak by tě ty velký výrobci pronásledovali možná až na Měsíc :-D (je přímo v EULA, že se nic takovýho nesmí dělat). BTW Placer a Router (ne syntetizátoru, ten jen lidský popis nacpe do FPGA bloků) a mechanismus zkompilování bitstreamu z výstupu routeru taky není dokumentovaný (ve smyslu: tenhle bit udělá tohle).
Jinak to platí jen pro ty největší výrobce imho, ty malý (ATMEL) by snad měly být víc OK.