Tak pokud myslíš jen routery a crypto hardware tak jo, to by v FPGA šlo lehce, ale já mám teda všechny důležitý hesla v normálním počítači...
ad bloky: No ono je to dost otázka, vývojový IDE sice ukazujou ty bloky jako identický, ale zas až tak přesný to nebude. Už jen proto, že je tam celá vrstva konfigurační paměti a její programování. Každopádně v FPGA jsou i další příliš neperiodické bloky, otázka zda bys třeba poznal upravený konečný automat na příjem nové konfigurace, který v určitém slově mění hodnotu (například během dešifrování bitstreamu).
Problém je, že proti reverznutí máš pár ochran. První je ta, že není nikde popsanej vztah bitstream-VHDL popis (nebo aspon netlist), pravděpodobně bys musel dělat brutalforce kombinace a měřit přímo na čipu (btw ten automat co přijímá v FPGA bitstream taky není moc dokumentovanej ;-D). Druhá ochrana je ta, že kdybys disasembloval výrobcovy nástroje nebo zjistil jak se programují ty propojovací matice FPGA, tak by tě ty velký výrobci pronásledovali možná až na Měsíc :-D (je přímo v EULA, že se nic takovýho nesmí dělat). BTW Placer a Router (ne syntetizátoru, ten jen lidský popis nacpe do FPGA bloků) a mechanismus zkompilování bitstreamu z výstupu routeru taky není dokumentovaný (ve smyslu: tenhle bit udělá tohle).
Jinak to platí jen pro ty největší výrobce imho, ty malý (ATMEL) by snad měly být víc OK.
Podle Evropského soudu pro lidská práva jsou britské policejní pravomoci na kontrolu občanů příliš široké, snadno zneužitelné a jejich výkon může být ponižující. Británie se hodlá odvolat k velké soudní komoře.
Vrací se doba, kdy vás za politický názor budou vyhazovat z práce? Řidič tramvaje měl za sklem vystavenou šálu Dělnické strany. Den po svém prohřešku obdržel od zaměstnavatele výpověď.
U koho policie najde více než dva kondomy, může být zatčen za protizákonné sexuální chování. Týká se to tzv. "zón bez prostituce" v New Yorku, Washingtonu D.C. a San Francisku.
Dana Drábová, šéfka Státního úřadu pro jadernou bezpečnost, se zamýšlí nad letištními skenery. Používají ionizující záření a při jedné kontrole cestující dostane 0,1-10μSv. Není to mnoho, ale například podle Linear no-threshold modelu to může vadit.
Ministr vnitra Martin Pecina chce zavést tzv. svlékací kamery i na česká letiště. Aby to nebyl pro euroobčanky a euroobčany (s paranoiou přiživenou zpackaným slovenským testem a Nigerijcem s bombou ve spodkách) takový šok, chce je zavádět salámovou metodou nejdříve jen pro lety do USA a Izraele.
Redakce časopisu Fakta a svědectví vydalo tématický kalendář: historické válečné plakáty. Jenže na říjnovém listu je otištěn dobový plakát propagující Hitlerjugend – a ten obsahuje vlajku se svastikou. Uživatelům kalendáře se proto doporučuje inkriminovaný měsíc „přejít“, protože by mohli být stíháni kvůli propagaci hnutí potlačujících lidská práva.
V § 345 nového TZ se píše: (1) Kdo jiného lživě obviní z trestného činu, bude potrestán odnětím svobody až na dvě léta. Hotovo, šmitec. Žádná další podmínka či úmysl. Pokud tedy na někoho podáte trestní oznámení a jeho vina se neprokáže, můžete být popotahováni za trestný čin lživého obvinění se sazbou až 2 roky. Články o novém TZ na Blistech: 1, 2, 3
Tak pokud myslíš jen routery
Tak pokud myslíš jen routery a crypto hardware tak jo, to by v FPGA šlo lehce, ale já mám teda všechny důležitý hesla v normálním počítači...
ad bloky: No ono je to dost otázka, vývojový IDE sice ukazujou ty bloky jako identický, ale zas až tak přesný to nebude. Už jen proto, že je tam celá vrstva konfigurační paměti a její programování. Každopádně v FPGA jsou i další příliš neperiodické bloky, otázka zda bys třeba poznal upravený konečný automat na příjem nové konfigurace, který v určitém slově mění hodnotu (například během dešifrování bitstreamu).
Problém je, že proti reverznutí máš pár ochran. První je ta, že není nikde popsanej vztah bitstream-VHDL popis (nebo aspon netlist), pravděpodobně bys musel dělat brutalforce kombinace a měřit přímo na čipu (btw ten automat co přijímá v FPGA bitstream taky není moc dokumentovanej ;-D). Druhá ochrana je ta, že kdybys disasembloval výrobcovy nástroje nebo zjistil jak se programují ty propojovací matice FPGA, tak by tě ty velký výrobci pronásledovali možná až na Měsíc :-D (je přímo v EULA, že se nic takovýho nesmí dělat). BTW Placer a Router (ne syntetizátoru, ten jen lidský popis nacpe do FPGA bloků) a mechanismus zkompilování bitstreamu z výstupu routeru taky není dokumentovaný (ve smyslu: tenhle bit udělá tohle).
Jinak to platí jen pro ty největší výrobce imho, ty malý (ATMEL) by snad měly být víc OK.