Tak pokud myslíš jen routery a crypto hardware tak jo, to by v FPGA šlo lehce, ale já mám teda všechny důležitý hesla v normálním počítači...
ad bloky: No ono je to dost otázka, vývojový IDE sice ukazujou ty bloky jako identický, ale zas až tak přesný to nebude. Už jen proto, že je tam celá vrstva konfigurační paměti a její programování. Každopádně v FPGA jsou i další příliš neperiodické bloky, otázka zda bys třeba poznal upravený konečný automat na příjem nové konfigurace, který v určitém slově mění hodnotu (například během dešifrování bitstreamu).
Problém je, že proti reverznutí máš pár ochran. První je ta, že není nikde popsanej vztah bitstream-VHDL popis (nebo aspon netlist), pravděpodobně bys musel dělat brutalforce kombinace a měřit přímo na čipu (btw ten automat co přijímá v FPGA bitstream taky není moc dokumentovanej ;-D). Druhá ochrana je ta, že kdybys disasembloval výrobcovy nástroje nebo zjistil jak se programují ty propojovací matice FPGA, tak by tě ty velký výrobci pronásledovali možná až na Měsíc :-D (je přímo v EULA, že se nic takovýho nesmí dělat). BTW Placer a Router (ne syntetizátoru, ten jen lidský popis nacpe do FPGA bloků) a mechanismus zkompilování bitstreamu z výstupu routeru taky není dokumentovaný (ve smyslu: tenhle bit udělá tohle).
Jinak to platí jen pro ty největší výrobce imho, ty malý (ATMEL) by snad měly být víc OK.
Technologie SmartScreen v systému Windows 8 hlásí Microsoftu každý program, který je do systému instalován. Při instalaci systému o tom uživatel není informován. Zatím lze předávání informací zabránit vypnutím technologie SmartScreen, nicméně to může zvýšit riziko infiltrace malwaru.
Australský daňový úřad (Australian Taxation Office) chce mít přístup k telekomunikačním datům v reálném čase. Současný stav, kdy se k provozním a lokalizačním údajům může dostat až následně, považuje za zásadní omezení při odhalování daňových úniků.
Náměstek ministra spravedlnosti Daniel Volák (ODS) uvedl v rozhovoru se čtenáři na IHNED.cz, že náramky pro sledování vězňů odsouzených k domácímu vězení umožňují paralyzovat nositele na dálku elektrickým šokem. V případě ohrožení nebo při krizové situaci (např. při požáru) má prý nositel možnost prostřednictvím své domácí stanice komunikovat o mimořádných událostech s operátorem.
Nejvyšší soud ČR rozhodl, že firmy mohou omezovat využívání Internetu svými zaměstnanci a mohou i kontrolovat, jak ho využívají. Odmítl dovolání muže, kterého zaměstnavatel propustil na základě výsledků takového sledování.
Evropská aliance pro bezpečnost dětí vydává hodnocení. Shrnuje například, že v České republice chybí národní zákon upravující design a prodej šňůr k žaluziím nebo národní program návštěv dětí doma, které zahrnují výchovu dítěte sledující bezpečnost ve vodě.
Americká pornostudia žalovala desetitisíce lidí za stahování (a samozřejmě současné sdílení) pornofilmů přes BitTorrent. Ovšem někteří si to nechtějí nechat líbit a namítají, že na porno se copyright nemůže vztahovat, protože copyright má sloužit k podpoře „vědeckého pokroku“ a „užitečného umění“.
Tak pokud myslíš jen routery
Tak pokud myslíš jen routery a crypto hardware tak jo, to by v FPGA šlo lehce, ale já mám teda všechny důležitý hesla v normálním počítači...
ad bloky: No ono je to dost otázka, vývojový IDE sice ukazujou ty bloky jako identický, ale zas až tak přesný to nebude. Už jen proto, že je tam celá vrstva konfigurační paměti a její programování. Každopádně v FPGA jsou i další příliš neperiodické bloky, otázka zda bys třeba poznal upravený konečný automat na příjem nové konfigurace, který v určitém slově mění hodnotu (například během dešifrování bitstreamu).
Problém je, že proti reverznutí máš pár ochran. První je ta, že není nikde popsanej vztah bitstream-VHDL popis (nebo aspon netlist), pravděpodobně bys musel dělat brutalforce kombinace a měřit přímo na čipu (btw ten automat co přijímá v FPGA bitstream taky není moc dokumentovanej ;-D). Druhá ochrana je ta, že kdybys disasembloval výrobcovy nástroje nebo zjistil jak se programují ty propojovací matice FPGA, tak by tě ty velký výrobci pronásledovali možná až na Měsíc :-D (je přímo v EULA, že se nic takovýho nesmí dělat). BTW Placer a Router (ne syntetizátoru, ten jen lidský popis nacpe do FPGA bloků) a mechanismus zkompilování bitstreamu z výstupu routeru taky není dokumentovaný (ve smyslu: tenhle bit udělá tohle).
Jinak to platí jen pro ty největší výrobce imho, ty malý (ATMEL) by snad měly být víc OK.